NEWS&TOPICS

富士通、ケイデンスのチップ・プランニング技術を採用

MRI

情報源

http://www.cadence.com/cadence/newsroom/press_releases/pages/pr.aspx?xml=072010_fujitsu

発表日

2010年7月20日

実施者等

Cadence Design Systems, Inc、Fujitsu Semiconductor Ltd.

概要

富士通セミコンダクターは、ケイデンス・デザイン・システムズのチップ・プランニング・テクノロジを採用する。チップ開発の期間を短縮・向上させるのが狙い。またこの技術を顧客向けのウェブにも組み込む。これにより、ASICユーザがASIC設計開発のフィージビリティを簡単に確認できるようになる。

このページの先頭へ戻る